”Digital”
IC konstruktion
Viktor Öwall
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Transistorn: en förstärkare
Power Supply
Korrekt?
gate
drain
source
En transistor kan användas på
många olika sätt, t.ex. för att
förstärka en elektrisk signal.
Ground
Energin måste tillföras från t.ex.
ett spänningsaggregat.
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Transistorn: en förstärkare
Power Supply
gate
drain
source
En transistor kan användas på
många olika sätt, t.ex. för att
förstärka en elektrisk signal.
Ground
Energin måste tillföras från t.ex.
ett spänningsaggregat.
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Analogt kontra digitalt
Analogt
• få komponenter
• låg effekt
• ”verkliga” signaler
Digitalt
• Hög precision
• Komplexare algoritmer
• Lagringskapacitet
CD/DVD, MP3, Digitalkamera,
GSM, datorer, etc, etc
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CMOS symboler
NMOS
PMOS
drain
gate
source
Vanligast
Digitalt
Bulken/Substratet förutsätts kopplat till
GND/VDD om inget annat anges
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Vad är en transistor?
Gate
Id
Drain
ID
Source
n+
N-Channel
n+
pVDS [V]
Halvledarkomponent
VGS
Elektriska förhållanden
Digitalt - Switchar
VDD
Småsignalmodell
drain
gate
Vgs
gmVgs
source
go
Vds
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
NMOS som switch
vin=“hög” a sluten
VGS=5V
D
vin
G
vin=“låg” a öppen
ID
S
VGS=4V
VGS=3V
1
2
3
4
5
VDS [V]
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
PMOS transistor as a switch
VDS [V]
vin=“hög” a “öppen”
VDD
S
vin
VGS
G
vin=“låg” a “sluten”
D
VGS
VGS
ID
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Digitala kretsar
CMOS Inverteraren
VDD
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CMOS Inverteraren
med transistorn som switch
VDD
“hög” in a
Ut kopplad till GND
NMOS sluten
PMOS öppen
a “låg”
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CMOS Inverteraren
med transistorn som switch
ID
VDD
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CMOS Inverteraren
med transistorn som switch
VDD
“låg” in a
Ut kopplad till VDD
NMOS öppen
PMOS sluten
a “hög”
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CMOS Inverteraren
med transistorn som switch
VDD
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CMOS Inverteraren
VOUT
Ideal
”Verklig”
5
VOUT
N Sat
P Lin
N Off
P Lin
4
3
N Sat
P Sat
2
1
N Lin
P Sat
VIN
1
2
N Lin
P Off
3
4
VIN
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
5
N-Well
P-Channel
P-Substrate
N-Channel
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar, NAND
V
DD
Truth Table
A
B
OUT
A
B
A
B
0
0
1
1
0
1
0
1
OUT
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar, NAND
V
DD
Sanningstabell
A
B
OUT
A
B
A
B
OUT
0
0
1
1
0
1
0
1
1
1
1
0
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar, NAND
V
DD
Sanningstabell
A
B
UT
A
B
A
B
UT
0
0
1
1
0
1
0
1
1
1
1
0
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar, NAND
V
DD
Sanningstabell
A
B
UT
A
B
A
B
UT
0
0
1
1
0
1
0
1
1
1
1
0
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar, NAND
V
DD
Sanningstabell
A
B
UT
A
B
A
B
UT
0
0
1
1
0
1
0
1
1
1
1
0
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar, NAND
V
DD
Sanningstabell
A
B
UT
A
B
A
B
UT
0
0
1
1
0
1
0
1
1
1
1
0
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logiska grindar
Vdd
Vdd
VDD
A
B
A
Vdd
f AND
f NAND
B
PMOS
GND
NAND + Inverter a AND
AND
NAND
Amerikansk
B
NMOS
&
A
Europeisk
GND
A
B
0
0
1
1
0
1
0
1
NAND AND
1
1
1
0
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
0
0
0
1
NAND
Two
Input
NAND/
AND
Inverter
0.8 m
CMOS
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logisk Funktion?
Sanningstabell
V
DD
A
B
UT
A
A
B
0
0
1
1
0
1
0
1
UT
B
GND
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Logisk Funktion: NOR
Sanningstabell
V
DD
A
B
UT
A
A
B
UT
0
0
1
1
0
1
0
1
1
0
0
0
B
≥1
GND
Amerikansk
Europeisk
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
...och nu en adderare
msb =
most signifcant bit
amsb bmsb
lsb =
least signifcant bit
ai+1bi+1
cin i
cin msb
coutmsb
Smsb
ai bi
couti
Si+1
Si
minnessiffra
eller carry
A
B Cin S Cout
0
0
0
0
0
0
1
1
0
1
0
1
1
1
1
1
0
0
1
1
0
1
0
1
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
...och nu en adderare
msb =
most signifcant bit
amsb bmsb
lsb =
least signifcant bit
ai+1bi+1
cin i
cin msb
coutmsb
Smsb
ai bi
couti
Si+1
Si
minnessiffra
eller carry
A
B Cin S Cout
0
0
0
0
0
0
1
1
0
1
0
1
1
1
1
1
0
0
1
1
0
1
0
1
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
...och nu en adderare
msb =
most signifcant bit
amsb bmsb
lsb =
least signifcant bit
ai+1bi+1
cin i
cin msb
coutmsb
Smsb
ai bi
couti
Si+1
Si
minnessiffra
eller carry
A
B Cin S Cout
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
1
1
1
1
0
0
1
1
0
1
0
1
1
0
0
1
0
1
1
1
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Heladderare i CMOS, 1 bit
XOR
A B
0
0
1
1
0
1
0
1
UT
0
1
1
0
A
B Cin S Cout
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
1
1
1
1
0
0
1
1
0
1
0
1
1
0
0
1
0
1
1
1
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Exempel på Heladderare i CMOS, 1 bit
VDD
C
VDD
B
C
A
A
B
B
Co
C
A
B
A
A
A
C
B
B
VDD
S
C
A
B
C
B
A
VDD
Co
Mer i Digitaltekniken!
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
S
14 bitars adderare
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Integrerade kretsar av olika komplexitet
Filter - 10000
Transistorer
AND-Gate
6 Transistorer
FFT - 1 Million
Transistorer
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Och sen går vi bara vidare!
Intel Pentium 4 (2000)
42 million transistors
0.18m / 1.5GHz
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Antalet
transistorer per
chip dubbleras
var år. (1965)
Moores Lag
Ändrar 1975 till
vartannat år.
Gordon Moore
En av Intels grundare
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Moores lag 2007
ca 5 milliarder transistor idag
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
35
Så vad är problemet?
• Fysiken
• Hastigheten
• Effektförbrukningen
Det är L som anger processen, t.ex. 45nm
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Hastigheten
T pd
CL VDD
2
k (VDD VT )
om VDD VT
T pd
CL
1
kV DD
f
Minskad kapacitans ger snabbare krets vilket kommer
med ny process.
Högre matningsspänning ger snabbare kretsar men
transistorerna brinner upp och...
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Effektförbrukningen (dynamisk)
VDD
Charge
Pdynamic f CL V
2
DD
Discharge
Kvadraten gör att vi speciellt vill sänka VDD a
långsammare kretsar
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Så vad är problemet?
• Fysiken
• Hastigheten
• Effektförbrukningen
Det är L som anger processen, t.ex. 45nm
Mer i Digitaltekniken!
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Klockning av processorer!
Intel Pentium 4 (2000)
42 million transistors
0.18m / 1.5GHz
Hur ser den ut här?
Om jag skickar in
en klocka här.
Kanske så här.
Och hur bra funkar
datorn då?
Ofta mer än 50% av effekten i att ”fixa till” klockan.
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
CPU power consumption
Pentium IV chip area 1.3 cm2
(i 130 nm technology)
Detta ger ca. 100 W/cm2 som
måste transporteras bort,
dvs säga kylning.
Jämförelse: Den här ger ca 10 W/cm2.
www.xbitlabs.com
41
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Klockfrekvensen ökar inte längre
http://www.tomshardware.com/reviews/
http://www.linuxjournal.com/article/9361
Vad gör vi?
Vi går till multipla kärnor!
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
From Intel presentation ISSCC, Feb´09
1985
2008
From: The New Era of Scaling in an SoC World, ISSCC 2009
43
Mark Bohr, Senior Fellow, Intel, Hillsboro, OR
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Några Multi-core processorer
Intel SandyBridge
Ca 5000M trans.
IBM/Sony/Toshiba Cell
ISSCC 05, 234M trans.
Fujitsu FR-V, 2005, 83M trans.
Multi-core processorer där vi ökar beräkningskapaciteten utan att öka klockfrekvensen.
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Och så lite om minnen.
Oerhört viktig del i de flesta applikationer!
Stora minne blir långsamma a
I “datorer” har vi ofta en minneshirarki som möjliggör både
• Stor lagringsvolymm och
• Snabb access
SSD - Solid State Drives
Snabbare
CPU
Registers
+
Cache L1
Cache
L2
Main memory
RAM
Vanligtvis flera nivåer cache
?
Hard
drive/disc/disk
Större
Transistor minnen
2006-11-16
ETI
125 - Föreläsning
11
Viktor Öwall, Inst. för Elektro- och
Informations
Teknologi,
Lunds Universitet, www.eit.lth.se45
Utvecklingen av massminnen
2006-11-16
ETI 125 - Föreläsning 11
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
46
Utvecklingen av massminnen
5GB-1997
4GB
US$199
170MB-1990
2006-11-16
120 GB
US$179
Siffror från 2006
ETI 125 - Föreläsning 11
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
47
Vad är ett Flashminne?
Halvledarminnen:
• ROM – Read Only Memory
• RAM – Random Access Memory
• FLASH
48
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Vad är ett Flashminne?
Halvledarminnen:
• ROM – Read Only Memory
– data är statisk
– finns kvar när strömmen slås ifrån
• RAM – Random Access Memory
– data kan både läsas och skrivas
– försvinner när strömmen slås ifrån
• FLASH
– data kan både läsas och skrivas
– finns kvar när strömmen slås ifrån
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
ROM
VDD
Pull Up
word0
GND
word1
word2
GND
word3
bit0
bit1
bit2
bit3
Placeringen av transistorer bestämmer minnesinnehållet!
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
MOS transistorn
Gate
Source
Drain
Gate-oxid
(isolerande)
n+
n+
p-
substrat
WAFER
2007-09-03
ESS010 - Konsumentelektronik:
Överblick
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
51
Flash minnen–
floating gate transistors
Floating gate
BL
Control gate
WL
n+
n+
I ett Flash-minne har vi en speciell transistor. Alla
platser i minnet har en transistor men vi kan elektriskt
kontrollera funktionaliteten av minnescellen.
• EPROM, EEPROM och Flash har olika sätt att styra
transistorn.
2007-09-03
ESS010 - Konsumentelektronik:
Överblick
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
52
ROM
2N
VDD
words
Pull Up
word0
GND
Address- word1
avkodning
word2
GND
word3
addr0 addr1
N address bits
bit0
bit1
bit2
bit3
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
ROM
VDD
Pull Up
0
GND
Addressavkodning
1
0
GND
0
0
1
?
?
?
?
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
ROM
VDD
“1”
“1”
“1”
Pull Up
“1”
0
GND
Addressavkodning
1
0
GND
0
0
1
?
?
?
?
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
ROM
VDD
“1”
“1”
“1”
Pull Up
“1”
0
GND
Addressavkodning
1
0
GND
0
0
1
0
1
1
0
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Flash minnen –
Floating gate transistors
Floating gate
BL
Control gate
WL
n+
n+
Floating gate är inte kontakterda
– Om vi laddar floating gate mycket negativt
a Ingen kanal a Ingen transistor
– Om ingen laddning
a Kanal a Transistor
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
FLASH stucture
VDD
Pull Up
word0
GND
word1
word2
GND
word3
Floating gate transistors everywhere!
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
FLASH write, e.g. trap charge
VDD
Pull Up
word0
GND
word1
word2
GND
word3
= trapped charge. Transitor is always off a Same content as ROM.
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Så vart är vi på väg?
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
Wrap-Gate FETs
Wrap-gates
Device layout
1.4
1.2
Nanowire Transistor
Vg= -2 V to 2.4 V, Vstep 0.2 V
Vg =2.4 V
Isd (mA)
1.0
Drain
1 μm
Wrap-gate
Source
0.8
0.6
0.4
0.2
0.0
0.0
0.5
1.0
V
(V)
sd
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet,
www.eit.lth.se
1.5
Mer om allt detta i
EIT020 Digitalteknik
och senare i
ETI130 Digital IC konstruktion
Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se
